CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 4 数码管 时钟

搜索资源列表

  1. DY1CLOCK_V1.01

    0下载:
  2. * 标题: 一位数码时钟 * 作者: 杜洋 * 日期: 2009.4.26 * 软件: Keil C51 * 芯片: STC12C2052 * 说明: 用一位数码LED管显示时钟-* Title:* On a digital clock: Du Yang* Date: 2009.4.26* Software: Keil C51* Chip: STC12C2052* Note: LED tube with a digital display clock
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:2447
    • 提供者:engin
  1. ARM

    0下载:
  2. 1)设计一个由万年历改装的报时表和闹钟 2)复习GPIO、SPI的7段数码显示管的工作原理和应用 3)了解和掌握实时时钟的工作原理及应用 4)学会综合以前所学的知识实现新的功能 5)更加熟悉Easy-ARM2138开发板的结构和使用方法 -1) design a modification to the time table by the calendar and alarm clock 2) Review GPIO, SPI' s 7-segment display t
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:260298
    • 提供者:yaoming
  1. XD-38

    0下载:
  2. XD-38八位串行数码管模块测试程序,DIO接P3.3,SCK接P3.2,RCK接P3.4,上电后数码管会显示时钟。-XD38 eight serial digital control module test procedures, DIO then P3.3, SCK received P3.2, RCK then P3.4, digital clock will be displayed after power.
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-01
    • 文件大小:41074
    • 提供者:郭新伟
  1. Timeoftable

    0下载:
  2. 要求设计的单片机作息时间控制器完成以下功能: 1.基本功能 ①实时显示当前时间(数码管显示小时.分钟,小数点闪烁作为秒提示); ②能修改当前时钟; ③根据作息时间按时打铃; ④可以修改作息时间。 2. 扩展功能 自行扩展功能,如秒表,音乐铃声,通讯功能等。-Design of a basketball game scoreboard 1) can be on the game clock. 2) can be modified to match time.
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:29299
    • 提供者:
  1. traffic-light

    0下载:
  2. (1) Divid 模块:1Hz 分频模块,开发板提供50MHz 的系统时钟,而该设计交通灯 转换以秒为计时单位,对50MHz 分频得到1Hz 脉冲信号。 (2) Divid_200 模块: 200Hz 分频模块,用于产生动态扫描模块的时钟。一个数码管 稳定显示要求的切换频率要大于50Hz,那么4 个数码管则需要50×4=200Hz 以上 的切换频率才能看到不闪烁并且持续稳定显示的字符,因而扫描频率设定为 200Hz。 (3) Control 模块:A、B 方向红绿灯控制
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:533220
    • 提供者:panda
  1. clock

    0下载:
  2. 用VHDL 语言设计数字钟,实现在数码管上显示分钟和秒,并且可以手动调节分钟, 实现分钟的增或者减。该设计包括以下几个部分: (1)分频电路的设计,产生1Hz 的时钟信号,作为秒计时脉冲; (2)手动调节电路,包括“时增”“时减”“分增”“分减”。 (3)时分秒计时电路。 (4)7 段数码管显示电路。 将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低,分钟进行加计数,秒停 止计数,当计数到59 时,从00 开始重新加计数,将SW1 拨动到高时,在当前状
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:495748
    • 提供者:panda
  1. Fibonacci

    0下载:
  2. (1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz 信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。 (2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列 (3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。 (4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:667644
    • 提供者:panda
  1. 2

    2下载:
  2. 设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时,发出4声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 (4)具有定时闹钟功能,且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分;闹铃信号为500Hz和1kHz的方波信号,两
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:52224
    • 提供者:LIMBO2K
  1. timer_se

    0下载:
  2. 数字时钟可以显示分、秒,并通过按键进行复位;数字时钟由四个基本模块组成,顶层模块、分频模块、计数模块、译码显示模块。(1)分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号,控制计数器改变状态。(2)计数模块:秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1,变化状态为0~9,低4位状态变化到9时,高4位加1,变化状态为0~5。秒钟计数达到59时,分钟低四位从1开始,每59秒加1,低4位状态变化到9时,高4位加1,变化状态为0
  3. 所属分类:其他

  1. P35PWM_P15ADC_串口1设置占空比

    0下载:
  2. 使用PCA0从P3.5输出8位的PWM, 输出的PWM经过RC滤波成直流电压送P1.5做ADC并用数码管显示出来.串口1配置为115200bps, 8,n, 1, 切换到P3.0 P3.1, 下载后就可以直接测试. 主时钟为22.1184MHZ, 通过串口1设置占空比.串口命令使用ASCII码的数字, 比如: 10, 就是设置占空比为10%, 100, 就是设置占空比为100%.可以设置的值为0~256, 0为连续低电平, 256为连续高电平.右边4位数码管显示ADC值, 左边4位数码管显示PW
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-04-29
    • 文件大小:116736
    • 提供者:轩妍鲽恋
  1. 071162程序

    1下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz。 (5)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综
  3. 所属分类:其他

    • 发布日期:2020-03-30
    • 文件大小:1972224
    • 提供者:严老板
« 1 2 3 4 5 6»
搜珍网 www.dssz.com